10.3969/j.issn.1007-130X.2009.02.027
高速异步FIFO的设计和实现
本文介绍了一种新型异步FIFO的设计和ASIC实现,与传统的格雷码作异步FIFO指针的方法不同, 该FIFO实现方案采用了一种移位码, 在避免了亚稳态出现的同时缩短了关键路径, 提高了工作频率.本设计采用Verilog硬件描述语言实现,具有良好的可移植性和设计灵活性.最后,给出了系统的综合实现结果.
FIFO、异步电路、亚稳态
31
TP333(计算技术、计算机技术)
2009-04-03(万方平台首次上网日期,不代表论文的发表时间)
共3页
85-87