10.3969/j.issn.1007-130X.2005.01.021
高速浮点乘法部件的CMOS电路设计
本文提出了一种有效的高速乘法器结构,该结构具有连线简单、速度快的优点,阐述了用传输管实现的串行进位加法器、存储进位加法器(CSA)和子倍数选择电路的设计思想.
乘法器、加法器、部分积、传输管
27
TP332.2(计算技术、计算机技术)
2005-01-27(万方平台首次上网日期,不代表论文的发表时间)
共4页
54-57
点击收藏,不怕下次找不到~
10.3969/j.issn.1007-130X.2005.01.021
乘法器、加法器、部分积、传输管
27
TP332.2(计算技术、计算机技术)
2005-01-27(万方平台首次上网日期,不代表论文的发表时间)
共4页
54-57
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn