高性能微处理器中采用多种预取技术的指令Cache设计

摘要：

本文分析了传统的指令预取技术,并结合显性指令并行计算(EPIC)体系结构,研究了基于编译器与处理器通信的新的指令预取技术,提出了一种支持多种预取技术的L1指令Cache设计方案.

关键词：预取、显性指令并行计算、指令Cache设计

所属期刊栏目：26

分类号：TP303(计算技术、计算机技术)

资助基金：国家自然科学基金60273069

在线出版日期：2004-11-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：103-105