基于互补电阻开关的忆阻乘法器设计

摘要：

现有的忆阻算术逻辑多采用单个忆阻器作为存储单元,在忆阻交叉阵列中易受到漏电流以及设计逻辑电路时逻辑综合复杂度高的影响,导致当前乘法器设计中串行化加法操作的延时和面积开销增加.互补电阻开关具有可重构逻辑电路的运算速度和抑制忆阻交叉阵列中漏电流的性能,是实现忆阻算术逻辑的关键器件.提出一种弱进位依赖的忆阻乘法器.为提升忆阻器的逻辑性能,基于互补电阻开关电路结构,设计两种加法器的优化方案,简化操作步骤.在此基础上,通过改进传统的乘法实现方式,并对进位数据进行拆解,降低运算过程中进位数据之间的依赖性,实现并行化的加法运算.将设计的乘法器映射到混合CMOS/crossbar结构中,乘法计算性能得到大幅提高.在Spice仿真环境下验证所提乘法器的可行性.仿真实验结果表明,与现有的乘法器相比,所提乘法器的延时开销从O(n2)降低为线性级别,同时面积开销降低约70％.

关键词：忆阻器、互补电阻开关、混合CMOS/crossbar结构、加法器、乘法器

所属期刊栏目：49

分类号：TP331.2(计算技术、计算机技术)

资助基金：国家自然科学基金;广东省基础与应用基础研究基金

在线出版日期：2023-01-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：201-209