FPGA架构上面向稀疏矩阵求解的静态调度算法

摘要：

在电力系统仿真中,大型稀疏矩阵的求解会消耗大量存储和计算资源,未有效利用矩阵的稀疏性将导致存储空间浪费以及计算效率低下的问题.当前关于稀疏矩阵求解算法的研究主要针对众核加速硬件,聚焦于挖掘层次集合的并行度以提升算法的并行效率,而在众核处理器架构上频繁地进行缓存判断及细粒度访问可能导致潜在的性能问题.针对基于现场可编程门阵列(FPGA)的下三角稀疏矩阵求解问题,在吴志勇等设计的FPGA稀疏矩阵求解器硬件结构的基础上,提出一种静态调度求解算法.通过对稀疏矩阵进行预处理,设计数据分布和指令排布流程,将下三角稀疏矩阵的求解过程静态映射到多个FPGA片上的处理单元,以实现下三角稀疏矩阵在FPGA上的并行高速求解.将串行算法中所有的隐式并行关系排布到缓冲中,使得所有计算单元都能实现计算、访存和单元间通信的高效并行,从而最大限度地利用FPGA的硬件资源.典型算例上的测试结果表明,相较传统的CPU/GPU求解算法,该算法能够实现5～10倍的加速效果.

关键词：下三角稀疏矩阵、静态调度算法、数据分布、指令排布、静态映射

所属期刊栏目：48

分类号：TP391(计算技术、计算机技术)

资助基金：国家电网公司科技项目XT71-19-022

在线出版日期：2022-09-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：199-205,213