基于FPGA的量化CNN加速系统设计

摘要：

深度卷积神经网络(CNN)模型中卷积层和全连接层包含大量卷积操作,导致网络规模、参数量和计算量大幅增加,部署于CPU/GPU平台时存在并行计算性能差和不适用于移动设备环境的问题,需要对卷积参数做量化处理并结合硬件进行加速设计.现场可编程门阵列(FPGA)可满足CNN并行计算和低功耗的需求,并具有高度的灵活性,因此,基于FPGA设计CNN量化方法及其加速系统.提出一种通用的动态定点量化方法,同时对网络的各个层级进行不同精度的量化,以减少网络准确率损失和网络参数的存储需求.在此基础上,针对量化后的CNN设计专用加速器及其片上系统,加速网络的前向推理计算.使用ImageNet ILSVRC2012数据集,基于VGG-16与ResNet-50网络对所设计的量化方法和加速系统进行性能验证.实验结果显示,量化后VGG-16与ResNet-50的网络规模仅为原来的13.8％和24.8％,而Top-1准确率损失均在1％以内,表明量化方法效果显著,同时,加速系统在运行VGG-16时,加速效果优于其他3种FPGA实现的加速系统,峰值性能达到614.4 GOPs,最高提升4.5倍,能耗比达到113.99 GOPs/W,最高提升4.7倍.

关键词：卷积神经网络;动态定点量化;硬件加速;现场可编程门阵列;模型压缩

所属期刊栏目：48

分类号：TP399(计算技术、计算机技术)

资助基金：国家重点研发计划2016YFA0201800

在线出版日期：2022-03-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：170-174,196