基于分布式模拟机制的片上网络硬件模拟系统

摘要：

针对基于现场可编程门阵列的DART模拟器可扩展性较差和模拟精度较低的问题,提出一种硬件友好的分布式模拟机制.该机制在模拟中采用隐式同步方法,以节点内计数器和节点间缓冲队列取代集中式控制器,将时序同步和计数任务交给每个节点自行处理,从而提高模拟速度.基于该机制,设计并实现片上网络硬件模拟系统.实验结果表明,该系统能达到与业界权威BookSim模拟器同级别的模拟精度,模拟速度可达BookSim模拟器的200倍,相比DART模拟器能获得21％的速度提升,并且具有较好的扩展性.

关键词：片上网络、分布式模拟、现场可编程门阵列、多核处理器、时钟精确、动态路障同步

所属期刊栏目：42

分类号：TP391(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目60970023;国家“973”计划基金资助项目2011CB302501;国家“863”计划基金资助项目2012AA010902,2012AA010901

在线出版日期：2016-07-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：71-79