基于双TLB的二进制翻译访存性能优化

摘要：

现有二进制翻译系统主要采用纯软件的方法实现访存指令模拟,用于目标访存指令的翻译后代码规模过高,导致模拟效率低下.针对该问题,提出一种高效的龙芯二进制翻译系统,设计一种双翻译后备缓冲(TLB)结构,通过在CPU核中新增一个专门用于转换宿主机地址的硬件TLB,实现由硬件直接进行地址转换,并通过降低用于X86访存指令的翻译后代码规模减少模拟开销.实验结果表明,与采用纯软件模拟方法的二进制翻译系统相比,优化后的内存拷贝性能提高约100倍,模拟X86 Linux内核的启动时间缩短19.12％.

关键词：指令集架构、二进制翻译、翻译后备缓冲、命中率、龙芯处理器

所属期刊栏目：41

分类号：TP311(计算技术、计算机技术)

在线出版日期：2016-02-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：75-81