基于FPGA的多路视频合成与去噪设计

摘要：

在嵌入式视频处理领域，针对视频实时性要求高的特点，提出一种基于现场可编程门阵列( FPGA)的多路视频合成和去噪方法，包含四路视频合成一路视频的具体实现方案，以及对合成后的一路视频进行中值滤波的去噪算法，使用 DDR2 SDRAM 作为视频的帧缓存，设计中值滤波算法的硬件结构和逻辑结构。系统设计采用Verilog语言进行描述，并在Xilinx的FPGA上进行逻辑综合和硬件测试。实验结果表明，该方法利用FPGA实现了硬件并行和流水线技术，可保证视频的实时处理。

关键词：现场可编程门阵列、Verilog语言、多路视频合成、去噪、中值滤波、实时性

分类号：TP391(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目61303139。

在线出版日期：2014-09-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：295-299