基于嵌入式CPU的加解密子系统

摘要：

针对信息安全等级和应用场合变化时IP级复用的片上系统( SoC)集成验证效率低的问题,提出一种基于嵌入式CPU的加解密子系统。子系统包括RSA,DES,AES等多种加解密模块,通过硬件上的参数配置,构造满足不同信息安全应用和等级的子系统；采用低功耗高性能的嵌入式CPU,作为SoC中主CPU的协处理器,控制各加解密模块的工作,可减少对主CPU的访问,以降低功耗。将经过验证的加解密子系统作为整体集成到SoC中,实现子系统复用,可减少SoC设计和集成工作量,降低SoC验证难度；利用门控时钟技术,根据各加解密模块的工作状态管理时钟,从而降低加解密子系统的功耗。采用CKSoC设计集成方法,在SoC集成工具平台上可快速集成不同配置下的基于嵌入式CPU的加解密子系统。实验结果表明,构造子系统后的SoC设计和验证工作量明显减少,提高了工作效率。

关键词：加解密子系统、系统复用、片上系统集成、高级加密标准、数据加密标准

分类号：TP309(计算技术、计算机技术)

资助基金：国家科技重大专项基金资助项目“宽带多媒体集群系统技术验证中速模式”2011ZX03004-004。

在线出版日期：2014-09-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：183-189