基于AHB总线的嵌入式中断控制器设计

摘要：

针对嵌入式系统集成度高、专用性强的特点,设计一种基于AHB总线的嵌入式中断控制器.采用AHB总线接口,增强中断控制器的通用性和可移植性,ARM处理器通过AHB总线访问中断寄存器,实现中断检测、响应、处理以及优先级的配置.该设计采用verilog-HDL语言编写,利用SMIC的0.18 μm CMOS工艺进行逻辑电路综合和布局布线.测试结果表明,在正常工作条件下,该中断控制器的功耗为5.36 mW,在50 MHz时钟下完成一次中断操作最多需要0.7μs,可满足实时性和低功耗的要求.

关键词：嵌入式系统、AHB总线、中断控制器、优先级、实时性、低功耗

所属期刊栏目：40

分类号：TP332(计算技术、计算机技术)

资助基金：2011年湖南省科技计划基金资助项目858204021;2010年湖南省教改基金资助项目521298480

在线出版日期：2014-08-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1-4