快速全数字逐次逼近寄存器延时锁定环的设计

摘要：

全数字延时锁定环在现代超大规模系统芯片集成中具有重要的作用,用于解决时钟偏差和时钟生成问题.传统的全数字逐次逼近寄存器延时锁定环存在谐波锁定、死锁和锁定时间比理论时间长的问题.为此,通过改进逐次逼近寄存器的电路结构,采用可复位数控延时线,设计一种改进型宽范围全数字逐次逼近延时锁定环,以解决谐波锁定和死锁问题.基于中芯国际0.18 μmCMOS数字工艺,实现一个6位全数字逐次逼近寄存器延时锁定环.仿真结果表明,最长锁定时间为6个输入时钟周期,验证了所提方法的正确性.

关键词：延时锁定环、谐波锁定、时钟偏差、死锁、锁定时间、逐次逼近寄存器

所属期刊栏目：40

分类号：TN432(微电子学、集成电路（IC）)

资助基金：安徽省高等学校省级自然科学研究基金资助项目KJ2013A071;安徽省高校优秀青年人才基金资助项目2012SQRL013ZD

在线出版日期：2014-06-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：262-268