一种低功耗系统芯片的可测试性设计方案

摘要：

低功耗技术，如多电源多电压和电源关断等的应用，给现代超大规模系统芯片可测试性设计带来诸多问题。为此，采用工业界认可的电子设计自动化工具和常用的测试方法，构建实现可测试性设计的高效平台。基于该平台，提出一种包括扫描链设计、嵌入式存储器内建自测试和边界扫描设计的可测性设计实现方案。实验结果表明，该方案能高效、方便和准确地完成低功耗系统芯片的可测性设计，并成功地在自动测试仪上完成各种测试，组合逻辑和时序逻辑的扫描链测试覆盖率为98.2%。

关键词：可测试性设计、低功耗、系统芯片、内建自测试、电源关断、多电源多电压、扫描链

分类号：TN47(微电子学、集成电路（IC）)

资助基金：安徽大学青年科学研究基金资助项目KJQN1011；安徽大学青年骨干教师培养基金资助项目33010224；安徽省高校优秀青年人才基金资助项目2012SQRL013ZD；安徽省高等学校省级自然科学研究基金资助项目KJ2012B143。

在线出版日期：2014-04-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：306-309