高性能浮点除法和开方的设计与实现

摘要：

在基于现场可编程门阵列(FPGA)的设计中，低延时、高吞吐量、小面积是3个主要考虑因素。针对以上因素，提出不同基数SRT浮点除法和开方算法，设计基于Virtex-II pro FPGA的可变位宽浮点除法和开方的3种实现方案，包括小面积的迭代实现、低延时的阵列实现和高吞吐量的流水实现。实验结果表明，对于浮点除法和开方算法的流水实现，在综合面积符合要求的基础上，实现频率最高分别可达到180 MHz和200 MHz以上，证明了该实现方案的有效性。

关键词：SRT算法、选择函数、可变位宽、浮点除法/开方、迭代实现、阵列实现、流水实现、资源消耗

分类号：TP331(计算技术、计算机技术)

资助基金：国家“863”计划基金资助陠目2009AA012201

在线出版日期：2013-12-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：264-268