浮点乘加部件延迟对浮点性能影响的研究

摘要：

浮点融合乘加部件会增加独立浮点加减法、乘法等运算延迟。为克服该缺陷，研究将乘加部件独立乘法、加减法等运算延迟由6拍减为4拍时对浮点性能的影响。以某支持乘加运算的国产处理器为基础，修改相关的RTL级设计代码，利用硬件仿真加速器平台，对SPEC CPU2000浮点测试课题进行评估。实验结果表明，该延迟优化有利于提高浮点性能，最大提高5.25%，平均提高1.61%。

关键词：浮点加法、浮点乘法、融合乘加、硬件仿真、浮点性能、运算延迟

分类号：TP368.1(计算技术、计算机技术)

在线出版日期：2013-10-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：311-313,317