基于扩展寄存器与片上网络的运算阵列设计

摘要：

为提高多核处理器性能，在传统硬件加速部件的基础上，提出一种新型的运算阵列设计方案。将运算阵列与多核处理器的通信端口映射在扩展寄存器地址空间上，实现阵列与多核处理器的紧密耦合。通过片上网络连接各个运算单元，实现运算阵列的灵活配置和高度共享。在实验系统上实现1024点快速傅里叶变换和H.264解码器，结果表明，与纯软件实现相比，该方案能使处理器性能和功耗都有所改善。

关键词：多核处理器、运算阵列、扩展寄存器、片上网络、快速傅里叶变换、H.264解码器

分类号：N945(系统科学)

资助基金：国家自然科学基金资助项目61103008；国家科技重大专项基金资助项目2011ZX03003-003-03；上海市科委集成电路专项基金资助项目10706200300；上海市青年科技启明星计划基金资助项目11QA1400500

在线出版日期：2013-10-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：7-10,15