10.3969/j.issn.1000-3428.2013.03.027
基于Hash函数的MD5算法研究和硬件实现
在传统MD5算法中,最影响执行速度的步骤是对关键路径变量B的求取.为提高算法的执行速度,对关键路径进行优化,将加法运算分成两步,由此缩短B的求取时间.用Verilog语言描述改进算法的硬件结构,并对其进行综合.实验结果表明,该电路的面积为85 678 μm2、频率为142.8 MHz,与传统算法相比,改进算法的执行速度提高了1.989倍.
MD5算法、Verilog硬件描述语言、Hash函数、循环计算、关键路径、工作频率
39
TP301.6(计算技术、计算机技术)
国家"863"计划基金资助项目2009AA012201
2013-11-12(万方平台首次上网日期,不代表论文的发表时间)
共5页
137-141