基于65nm工艺的高性能低功耗处理器设计

摘要：

研究并设计一款RISC处理器,从架构设计、电路设计、芯片后端设计多个层次保证其高性能、低功耗的特点.在架构设计层面,通过扩展寄存器堆来提升数据交互的局部性并降低对存储器的访问次数.在电路设计层面,利用动态门控时钟技术对乘除法模块和寄存器堆进行高效的时钟控制.在芯片后端设计层面,分析并比较TSMC 65 nm中GP和LP 2种工艺库,采用多阈值设计流程进一步提高处理器的速度并降低功耗.测试结果表明,与其他平台下的性能结果相比,该处理器可以将RS前向纠错解码算法的吞吐率提高4倍～70倍.

关键词：高性能低功耗处理器、扩展寄存器、门控时钟、65nm工艺、多阈值

所属期刊栏目：38

分类号：TP391(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目61103008;国家科技重大专项基金资助项目2011ZX03003-003-03;上海市科委集成电路专项基金资助项目10706200300;上海市青年科技启明星基金资助项目11QA1400500

在线出版日期：2012-12-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：250-253