高性能子字并行运算单元的设计与实现

摘要：

通过硬件共享的方式实现一套高性能子字并行运算单元,运算单元采用流水线设计,可以一个周期进行1个64-bit、2个32-bit,4个16-bit或8个8-bit定点运算,1个双精度或2个单精度浮点运算.运算单元采用Verilog HDL设计,在0.18 μm标准CMOS工艺库下实现,并针对实际多媒体应用程序基于ESCA系统进行性能评测.实验结果表明,该运算单元可以在硬件开销和性能上获得较好的平衡.

关键词：多媒体技术、子字并行、硬件共享、运算单元、ESCA系统、协处理器

所属期刊栏目：38

分类号：TP391(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目NSFC 60976027,60973035;湖北省自然科学基金资助项目ZRZ0051,2010CDB02705

在线出版日期：2012-11-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：249-252