10.3969/j.issn.1000-3428.2012.06.081
基于FPGA的SM3算法优化设计与实现
介绍SM3密码杂凑算法的基本流程,基于现场可编程门阵列(FPGA)平台,设计SM3算法IP核的整体架构,对关键逻辑进行优化设计.选用Cyclone系列器件作为目标器件,与现有算法进行实现比较,结果表明SM3算法IP核耗费较少的逻辑单元和存储单元,具有最高的算法效率,可为密码片上系统产品的开发提供算法引擎支持.
密码杂凑算法、片上系统、关键路径、IP核、现场可编程门阵列
38
TP309.1(计算技术、计算机技术)
现代通信国家重点实验室基金资助项目9140C1106021006;郑州市科技创新型科技人才队伍建设工程基金资助项目096SYJH21099
2012-05-25(万方平台首次上网日期,不代表论文的发表时间)
共3页
244-246