10.3969/j.issn.1000-3428.2012.02.081
高性能并行FFT处理器的设计与实现
提出一种高性能并行快速傅里叶变换(FFT)处理器的设计方案,采用4个蝶形单元进行并行处理,利用改进的无冲突操作数地址映射方式,保证每个周期同时读取和写入16个数据.给出该处理器的FPGA实现,性能评测结果表明,与其他FFT处理器相比,该并行FFT处理器的性能较优,能满足实际应用需求.
快速傅里叶变换、并行处理、流水线、块浮点、蝶形单元
38
TP303(计算技术、计算机技术)
国家部委基金
2012-04-27(万方平台首次上网日期,不代表论文的发表时间)
共4页
242-244,247