多路有序优先级和有序环形仲裁器设计

摘要：

为解决传统仲裁器不能记忆请求顺序的问题,设计多路有序优先级仲裁器和有序环形仲裁器.通过先入先出(FIFO)电路来保存请求的先后顺序,将FIFO电路分别与优先级仲裁器和环形仲裁器组合,从而构成有序仲裁器.实验结果表明,该设计能简化复杂度,提高仲裁器处理请求能力,但延时和面积性能略有下降.

关键词：有序仲裁器、优先级仲裁器、环形仲裁器、先入先出电路、令牌

所属期刊栏目：37

分类号：TP303(计算技术、计算机技术)

在线出版日期：2012-03-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：236-238