高速可配置RS纠删解码器的VLSI设计

摘要：

目前对可配置纠错与删除(纠删)解码器研究较少.为此,采用性能优异的RS编码方法,提出一种高速可配置RS纠删解码器的超大规模集成电路(VLSI)架构,并详述可配置纠删BM模块的构成.该架构通过折叠技术,使解码器在保证高速的前提下降低硬件复杂度.通过0.18 μm工艺和Design Complier工具综合测试结果表明,与同类解码器研究相比,该解码器在硬件复杂度吞吐率和可配置性方面,均具有较大优势.

关键词：Reed-Solomon码、纠删、多模式、超大规模集成电路

所属期刊栏目：37

分类号：TP391(计算技术、计算机技术)

在线出版日期：2012-03-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：215-218,221