一种SEU硬核检测电路的设计与实现

摘要：

现有的现场可编程门阵列(FPGA)芯片在进行单粒子翻转(SEU)检错时,只能针对FP,GA配置单元进行周期性重复擦写而不能连续检错纠错.为此,设计一种能连续检测SEU错误并实时输出检错信息的硬核检测电路.该设计改进传统FPGA芯片的数据帧存储结构,能对芯片进行连续同读循环冗余校验(CRC).在FDP3P7芯片上的流片实现结果表明,该电路能在50 MHz工作频率下连续对芯片进行回读CRC校验,并正确输出SEU帧检错信息.

关键词：现场可编程门阵列、单粒子翻转、循环冗余校验、SEU检测、片上可编程系统

所属期刊栏目：37

分类号：TN47(微电子学、集成电路（IC）)

资助基金：国家“863”计划基金资助项目2007AA01 Z285;国家自然科学基金资助项目60876015;上海市科技创新行动计划基金资助项目“国产自主知识产权FPGA的产业化应用和深入研发”08706200101

在线出版日期：2012-01-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：252-254,267