可进化芯片的FPGA接口设计与实现

摘要：

针对FPGA IP核在可进化可编程系统芯片(Sops)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化Sopc芯片的FPGA接口.该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信.嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置.FPGA接口中的硬件随机数发生器实现进化算法的硬件加速.使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛.测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化.

关键词：可编程系统芯片、FPGA接口、硬件加速器、验证平台

所属期刊栏目：37

分类号：TP391(计算技术、计算机技术)

资助基金：国家"863"计划基金资助项目2007AA01 Z285;上海市科技创新行动计划基金资助项目08706200101

在线出版日期：2011-10-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：13-16