用于RTL设计验证的静态错误检测方法

摘要：

为快速有效地对集成电路设计中潜在的常见错误进行检测,提出一种基于静态分析的错误检测方法.该方法可以自动地提取待测寄存器传输级(RTL)设计的行为信息,检测出设计中常见的错误,如状态机死锁、管脚配置错误.实验结果表明,静态检测相对于其他验证方法自动化程度高、检测速度快、检测准确度高、检测代码可重用,可以在模拟之前发现设计中的错误.

关键词：静态分析、静态检测、设计验证、寄存器传输级、状态机死锁

所属期刊栏目：37

分类号：TP391.76(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目60906013,60776031,60633060

在线出版日期：2011-09-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：279-281,284