硬件流水处理器设计

摘要：

利用核内空闲资源加速单线程程序执行的方法,将可并行的代码安排在核内空闲单元上执行,实现代码块在核内的流水操作,从而设计一种具有循环加速能力的硬件流水处理器,可通过改变取值结构和寄存器分配逻辑获得编译器的支持.结果表明,应用该处理器后的spec2000测试程序执行性能提升了40%.

关键词：硬件流水结构、循环加速、并行执行、ISA扩展

所属期刊栏目：37

分类号：TP393(计算技术、计算机技术)

资助基金：国家"863"计划基金资助项目2008AA01A323

在线出版日期：2011-08-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：278-280