改进的多路基-24FFT处理器设计

摘要：

给出一种改进的基-24频域抽取FFT算法,基于该算法和SDF结构,提出改进的多路基-24 FFT处理器结构,通过复用常复系数乘法器,减少硬件消耗并维持吞吐率不变.基于改进结构设计2路256点FFT处理器,在SMIC 0.13 μm 工艺综合、布局和布线后的版图核心面积为1.12 mm2,最高工作频率为100 MHz.

关键词：快速傅里叶变换、单路延迟反馈、流水线、基-24、乘法器复用

所属期刊栏目：37

分类号：TP303(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目60876016;宁波市自然科学基金资助项2009A610059;专用集成电路与系统国家重点实验室基金资助项目ZD20080103,09ZD002

在线出版日期：2011-07-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：262-264