QC-LDPC码的高性能译码器实现

摘要：

在对分层译码算法优化的基础上,提出一种多码率QC-LDPC译码器.采用改进的分层消息传播算法实现快速收敛,将译码迭代次数降到经典方法的50%以下.架构中用于存储中间置信信息的存储器数量只有4个,减少了芯片面积和功耗.校验节点置信度更新采用校正的整数量化的分层算法,降低了计算复杂度.选取的校正因子降低了译码器的误码率.基于该架构实现QC-LDPC译码器,融合3种码率,芯片规模为60万门,时钟频率为110 MHz,1/2码率的译码速率可达134 Mb/s.

关键词：准循环LDPC码、分层译码算法、多码率、低功耗

所属期刊栏目：37

分类号：TN911.72

在线出版日期：2011-04-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：235-237