10.3969/j.issn.1000-3428.2010.23.079
16位嵌入式微处理器核的设计及验证
采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行.通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC-1的正确性.在Xilinx Spartan-2芯片上的统计结果表明,HEUSoC-1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域.
嵌入式系统、微处理器核、精简指令集计算机、Verilog硬件描述语言、现场可编程门阵列
36
N945.15(系统科学)
中央高校基本科研业务费专项资金资助项目HEUCF100606
2011-03-14(万方平台首次上网日期,不代表论文的发表时间)
共4页
234-236,239