一种面积与功耗优化的卷积器设计

摘要：

提出一种基于随机存取存储器(RAM)的卷积器结构.将2 组阶数不同的卷积器进行VLSI 实现,每组包含1 个基于RAM 结构的卷积器和1 个基本型FIR 结构的卷积器.DC 及Prime Power 分析结果表明,当阶数为63 时,基于RAM 结构的卷积器面积和功耗相比基本型FIR 结构的卷积器分别减少10.1%和8.4%;当阶数为255 时,该优化百分比分别为14.9%和15.2%,并且卷积器阶数越高,优化效果越明显.63 阶卷积器成功流片后,芯片实测结果显示,与经典结构相比,基于RAM 的卷积器功耗减少了7.9%.

关键词：卷积器、随机存取存储器、功耗、面积

所属期刊栏目：36

分类号：TP391(计算技术、计算机技术)

资助基金：上海市科委基金资助项目"高性能、低功耗抑制长回波干扰信道估计算法研究及其VLSI 实现"08700741100

在线出版日期：2011-01-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：236-238