10.3969/j.issn.1000-3428.2010.14.075
基于FPGA的τ因子内插滤波器设计与仿真
针对传统的由锁相环构成的伺服时钟恢复电路噪声干扰大、锁定时间长的问题,在线性插值时钟恢复的基础上进行改进,提出基于τ因子的内插时钟模型,并推导出τ因子内插滤波器系数算法,设计内插滤波器的FPGA实现方案并进行仿真.实验结果证明,采用τ因子内插滤波器可以获得更好的谐波频谱,解决了传统硬盘伺服时钟恢复电路的噪声问题.
内插滤波器、滤波系数算法、τ因子、谐波频谱
36
TP391(计算技术、计算机技术)
国家自然科学基金资助项目60303031
2010-09-14(万方平台首次上网日期,不代表论文的发表时间)
共3页
206-208