改进部分积压缩结构的快速乘法器

摘要：

针对16位乘法器运算速度慢、硬件逻辑资源消耗大的问题,采用华莱士树压缩结构,通过对二阶布思算法、4-2压缩器和保留进位加法器的优化组合使用及对符号数采用合理的添、补、删策略,实现16位符号数快速乘法器的优化设计.该乘法器采用SMIC 0.18 μm工艺标准数字单元库,使用Synopsys Design Compiler综合实现,在1.8 V, 25℃条件下,芯片最大路径延时为3.16 ns,内核面积为 50 452.75 μm2,功耗为5.17 mW.

关键词：布思算法、4-2压缩器、保留进位加法器、跳跃进位加法器、华莱士树型结构

所属期刊栏目：36

分类号：TN911.72

在线出版日期：2010-06-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：252-254