基于FPGA的No.7信令FISU过滤

摘要：

针对CPU处理填充信号单元(FISU)存在的缺陷,分析No.7信令系统的初始定位和FISU处理过程,提出一种基于FPGA实现FISU过滤的设计方案,给出实现的原理框图、FPGA与CPU之间的通信机制和信号处理流程,使用ISE和ModelSim软件进行仿真.仿真结果表明该方案是正确、可行和有效的.

关键词：No.7信令系统、初始定位过程、填充信号单元过滤、现场可编程门阵列

所属期刊栏目：36

分类号：TP393(计算技术、计算机技术)

在线出版日期：2010-05-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：236-238