5加数并行加法器及其进位接口

摘要：

传统加法器在处理多操作数累加时,必须进行多次循环相加操作.针对该问题设计5操作数并行加法器及其高速进位接口.电路采用多操作数并行本位相加和底层进位级联传递的方式,在一定程度上实现多操作数间的并行操作,减少相加次数.模拟结果验证了该加法器的设计合理性,证明其能缩短累加时间、提高运算效率.

关键词：加法器、超前进位加法器、进位接口

所属期刊栏目：36

分类号：TP342.21(计算技术、计算机技术)

资助基金：安徽省高校省级自然科学研究基金资助项目2006KJ042B

在线出版日期：2010-03-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：251-252,259