10.3969/j.issn.1000-3428.2009.24.086
SoC设计中的时钟低功耗技术
针对时钟网络在SoC芯片中的作用和时钟网络自身的特点,研究并实现3种时钟低功耗技术,包括在系统级采用动态时钟管理技术动态地关断和配置芯片内各模块的时钟,在逻辑综合时基于功耗优化工具Power Compiler插入门控时钟单元,在时钟树综合时以时钟树规模为目标进行低功耗时钟树综合.在音视频解码芯片的设计中采用以上3种技术,结果表明其功耗优化效果明显.
时钟、动态时钟管理、门控时钟、低功耗时钟树综合
35
N945.15(系统科学)
国家自然科学基金资助项目60676012, 60506017
2010-03-02(万方平台首次上网日期,不代表论文的发表时间)
共3页
257-258,261