基于FSL总线的JPEG解码协处理器

摘要：

介绍一种面向嵌入式应用,能与Micrblaze处理器较好地异步协同工作,不需要专用双口RAM的JPEG解码协处理器.该JPEG解码器采用Verilog语言实现,能很好地处理JFIF格式的JPEG压缩文件,并且在只有少量缓冲空间的FIFO上能正确工作.验证实验结果表明,该处理器在xilinx公司的XUP Virtex II Pro开发板上,采用FSL总线与Microblaze 处理器相连,工作效率较高.

关键词：FSL总线、JPEG解码器、协处理器、异步FIFO

所属期刊栏目：35

分类号：TP368.1(计算技术、计算机技术)

资助基金：天津市科技支撑计划基金资助重点项目08ZCKFGX01400

在线出版日期：2009-12-04（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：219-221