一种低密度奇偶校验码矩阵的设计方法

摘要：

提出一种以硬件实现的各种条件为约束设计准循环的低密度奇偶校验码的校验矩阵方法,以简化硬件结构,采用行列交换及寻找最大平均环提升译码性能的方法.设计码长为1200的校验矩阵,对该矩阵的译码电路进行RTL实现,采用SMIC0.13μm标准CMOS工艺综合实现660 Mb/s吞吐率,面积为3.1 mm2,以该方法设计的矩阵可用于实现低复杂度的LDPC译码电路.

关键词：低密度奇偶校验码、校验矩阵、层调度

所属期刊栏目：35

分类号：TP311(计算技术、计算机技术)

资助基金：上海市科委登山计划基金资助项目670603;Intel PhD Thesis Sponsorship2006071;上海应用材料研发基金资助项目06SA15

在线出版日期：2009-07-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：272-274,278