10.3969/j.issn.1000-3428.2008.z1.007
串行RapidIO验证模型
片上系统设计中大量使用IP核,其验证是整个系统设计的关键.串行RapidIO(SRIO)定义了器件间的全双工串行链路,物理上每个方向使用单向差分信号,因此SRIO核的验证存在一定的难度.该文基于PCI-RapidIO桥的设计与实现,建立了SRIO的验证模型,包括功能仿真模型、硬件验证模型和互操作性验证模型,为SRIO核的验证提供了思路,并建立了SRIO的仿真环境平台和FPGA硬件验证平台.
RapidIO、验证、PCI-RapidIO 桥
34
TP303(计算技术、计算机技术)
2008-12-10(万方平台首次上网日期,不代表论文的发表时间)
共4页
16-18,21