10.3969/j.issn.1000-3428.2008.19.080
全高清CABAC解码器的设计与实现
提出一种针对H.264标准的CABAC解码器的硬件加速器的设计方案.通过采用高效的状态机和良好的SRAM组织结构,使平均解码速率达每周期1 bit,可以解码基于高档次的H.264码流,实现对高清码流(1 920× 1088)的实时解码,在中芯国际0.18 μm工艺标准单元库的基础上进行综合,面积占47 444门,工作时钟频率达196MHz.
H.264标准、CABAC解码器、高档次、硬件加速器
34
TN762(基本电子电路)
2008-12-15(万方平台首次上网日期,不代表论文的发表时间)
共4页
236-238,241