基于FPGA的高速数字脉冲压缩

摘要：

研究一种基于现场可编程门阵列实现的高速脉冲压缩处理的硬件结构.设计通用的蝶形处理单元,使其在脉冲压缩处理的3个阶段都能使用,实现了硬件的共享,提高了硬件资源的利用效率.通过可使用原位运算的并行存储器结构,使得每个时钟周期均可完成一次蝶形运算,极大地提高了处理速度.采用块浮点处理单元,兼顾定点的高速率和浮点的高精度.经过实践验证,时钟在100 MHz时完成4 096点的脉冲压缩的时间为140 μs.

关键词：数字脉冲压缩、快速傅里叶变换、蝶形单元

所属期刊栏目：34

分类号：TN79(基本电子电路)

在线出版日期：2008-05-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：252-253,268