基于SOVA算法的Turbo译码器的设计与优化

摘要：

给出了基于SOVA算法的Turbo译码器的硬件设计系统结构,通过对关键模块的硬件资源占有及译码时序的分析,提出了减少硬件资源、降低硬件功耗以及提高译码速度、减少译码时延的优化设计方案.采用NC Simulator的仿真分析以及Cyclone II系列FPGA芯片的硬件测试表明,该文提出的优化设计方案减少了约40%的硬件资源,且译码速度提高了约60%,达到了降低功耗和提高速度的双重功效.

关键词：SOVA算法、Turbo译码器、硬件设计、优化

所属期刊栏目：33

分类号：TN495(微电子学、集成电路（IC）)

资助基金：广州市科技攻关计划基金重点项目2004Z3-D0321

在线出版日期：2007-05-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：227-228,231