10.3969/j.issn.1000-3428.2007.05.076
基于RAID50的存储系统高速缓存设计
设计了一种多个控制卡分条的RAID50模型和主机虚拟卷地址到所属高级别阵列、低级别阵列分条的二级地址映射模式,以提高I/O访问的并发性.定义多个连续I/O块为扩展块并等同于Cache页大小,且作为RAID50传输粒度,进一步改善内存与存储设备之间的传输效率.设计了基于Cache描述符控制块的哈希链式查找算法和基于Cache页访问频率计数的二次机会置换算法,实现了一种主机数据接收与RAID50存储设备预读并发进行的策略.结果表明,该设计有效地提高了存储系统的I/O性能.
控制卡分条的分布式冗余校验磁盘阵列、高速缓存、高级别阵列、低级别阵列、控制卡分条
33
TP334(计算技术、计算机技术)
中国网上教育平台试点工程项目计高科[2000]2034
2007-04-09(万方平台首次上网日期,不代表论文的发表时间)
共4页
214-216,242