10.3969/j.issn.1000-3428.2007.04.081
5Gbps~40Gbps宽带交换软核的设计与实现
研究了5Gbps~40Gbps交换技术和IP软核的实现方法.采用多层结构、模块化的设计思想,使用verilog硬件描述语言对40Gbps宽带交换电路进行编程,实现了一种通用的、容量可变的、可移植的宽带交换电路的IP软核,可以将其应用到SDH设备中的数字交叉连接电路中.
IP软核、同步数字系列、T-S-T交换、功能验证
33
TN913
国家高技术研究发展计划863计划2003AA1Z1190;陕西省科研发展资助项目2004K05-G4
2007-04-16(万方平台首次上网日期,不代表论文的发表时间)
共3页
230-232