10.3969/j.issn.1000-3428.2007.03.003
系统芯片IP核透明路径构建中的可测性分析
系统芯片的设计方法为测试技术带来新挑战.知识产权模块(IP核)测试访问机制成为测试复用的对电路的故障覆盖率产生影响.基于门级透明路径的构建方法,通过分析插入电路的控制门和多路器的激活和传播条件,对路径构建对于IP核单固定型故障覆盖率的影响进行分析,给出可测性条件和故障覆盖率的计算公式,无需故障仿真即可估计构造透明路径后电路的故障覆盖率.通过故障仿真实验,证明该故障覆盖率的分析和计算方法是有效的.
系统芯片、测试访问机制、透明路径、IP核、可测性分析
33
TN407(微电子学、集成电路(IC))
国家自然科学基金90207016
2007-03-21(万方平台首次上网日期,不代表论文的发表时间)
共4页
6-8,14