基于标准单元的低功耗FIR数字滤波器VLSI实现

摘要：

功耗与硅面积一样已成为芯片设计中的关键问题,尤其是在数字信号处理集成电路设计中.基于标准单元的VLSI设计是实现数字信号处理模块芯片或模块的重要方法.该文提出了一种基于标准单元的低功耗FIR滤波器多层次设计方案,其中体系结构层次采用多层流水线策略,逻辑层次将加法集成到部分积压缩中,在电路层次采用最小器件,从而在最大限度减少面积的同时降低了FIR的功耗.根据实际需求,该设计方案易于扩展和变换,可灵活应用到其它类似的滤波器设计中.实现结果表明在TSMC0.25标准单元库下FIR的功耗最多可降低20%以上.

关键词：低功耗、数字信号处理、FIR滤波器、集成电路、乘累加器

所属期刊栏目：32

分类号：TP33(计算技术、计算机技术)

资助基金：北京市科技计划基金

在线出版日期：2006-12-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：236-237,240