10.3969/j.issn.1000-3428.2006.17.090
可配置高速高精度FFT的硬件实现
提出了一种高速、可变长点、混合基8/4/2、浮点的FFT硬件模块化设计方案.设计方案中,改进了基8/4/2混合基算法,能够处理可变长2N(3≤N≤12)采样点;提出了一种乒乓RAM结构和数据地址的组织,可以同时存、取和处理16个数据,保证处理实时性;采用了超长流水线浮点执行单元,提高了处理结果的精度.目前,该设计已在FPGA上实现,采样点长4k时处理能力为250MSPS.采用0.18μm CMOS工艺综合,4k点时处理能力可达到800MSPS.
混合基、乒乓RAM、浮点执行单元、流水线
32
TN911
上海市科委资助项目037062022
2006-10-23(万方平台首次上网日期,不代表论文的发表时间)
共4页
254-256,282