Verilog到C翻译器的设计与实现

摘要：

介绍了一种将Verilog硬件描述转化到等价C/C++代码的自动翻译器的实现过程,并给出了简化Verilog行为模型的方法、非阻塞赋值串行化的优化算法和一些访存优化原则.该方法设计的翻译器的生成代码可直接由C/C++编译器汇编成可执行程序后进行仿真.采用龙芯RTL作为系统输入的测试表明,该方法的仿真速度可比一般仿真软件有成倍的增加,并能在系统评估和分析上发挥显著的成效.

关键词：软件仿真、Verilog、C、编译、龙芯

所属期刊栏目：32

分类号：TP314(计算技术、计算机技术)

在线出版日期：2006-06-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：267-269,272