10.3969/j.issn.1000-3428.2006.07.094
一种支持SIMD指令的流水化可拆分乘加器结构
乘加器是媒体数字信号处理器的关键运算部件.该文结合32位数字信号处理器芯片MD32开发("863"计划)实践,提出了一种流水化可拆分的乘加器硬件实现结构,通过对乘法操作的流水处理实现了200MHz工作频率下的单周期吞吐量指标,通过构造可拆分的数据通道实现了对SIMD乘法指令的支持,支持4个通道16位媒体数据的并行乘法,大大提升了处理器的媒体处理性能.文中对所提出的乘加器体系结构,给出了理论依据和实验结果,通过MD32的流片实现得到了物理验证.
乘加器、SIMD、流水化、可拆分
32
TP332(计算技术、计算机技术)
中国科学院资助项目90307002;国家科技攻关项目2002AA1Z1140
2006-05-18(万方平台首次上网日期,不代表论文的发表时间)
共3页
264-266