T比特路由器高速转发引擎的设计与实现

摘要：

设计并实现了T比特路由器中的转发引擎模块,该模块采用基于子模块处理器的并行转发结构,基于FPGA的并行流水线处理技术,结合分段查表算法,实现了10GPOS接口,IPv4/v6双协议栈的线速转发.试验测试表明该引擎能高效、稳定地达到设计目标,充分满足T比特路由器的整体需求.

关键词：T比特路由器、转发引擎、FPGA、并行流水线

所属期刊栏目：32

分类号：TP393(计算技术、计算机技术)

资助基金：国家科技攻关项目2002AA103051;2003AA103510

在线出版日期：2006-03-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：251-253